高電壓SiC MOSFET(>3 kV)的快速開關速度、高阻斷電壓和低導通電阻(Ron)為電壓轉換器實現了新的應用，從而帶來了開關頻率擴展、效率提高和損耗降低等優(yōu)勢。但在設計電壓傳感器時需要面對一些挑戰(zhàn)，這些挑戰(zhàn)與絕緣要求嚴格以及與10 kV SiC MOSFET相關的更高dv/dt(50-100 V/ns)有關。有多種方法可以測量中壓功率電壓，其中一些方法包括霍爾效應傳感器、電容分壓器、電阻分壓器和電阻-電容梯形網絡。在理想條件下，我們可以在電阻分壓器中找到無限的帶寬。在實際情況下，為了限制預計會引起RC時間常數延遲的帶寬，需要對輸出進行濾波。

　　傳感器設計

　　電源由兩個隔離的柵極驅動器構成，每個驅動器為半橋，由10 kV SiC MOSFET組成，并與6.8 uF子模塊的電容結合形成MMC子模塊。

表1：電壓傳感器設計要求

每個子模塊的標稱電壓為6.25 kV。表1總結了由轉換器和MMC子模塊確定的電壓傳感器設計要求。

圖1：測試裝置的電路圖

圖3展示了電壓傳感器設計的大致情況。該設計面臨的各種挑戰(zhàn)包括信號保真度、隔離設計和緊湊性。圖1顯示了電壓傳感器的電路圖和測試設置。

　　提高抗噪聲能力

　　通過檢查和處理兩個步驟來提高抗噪聲能力：噪聲源和接地驗證。

　　噪聲源

　　在PEC中觀察到的一些主要噪聲源包括模數轉換器、傳感器和高電壓dv/dt引起的地彈或電磁干擾(EMI)生產。為了傳輸來自電阻分壓器的模擬信號，選擇了基于Sigma-Delta的電壓到頻率轉換器，以便通過光纖將其數字化傳輸。使用MMC相支腿驗證電壓傳感器的接地情況。圖2顯示了電壓傳感器的示意圖。

圖2：測試裝置

　　接地驗證

　　在測試過程中，傳感器與半橋子模塊的高dv/dt點連接。最終的MMC和子模塊將經歷相同的dv/dt。來自VFC的連續(xù)高輸出需要具有0V的值。

　　測試設置

　　使用較低電壓的設置來測試和調試電壓傳感器，并通過將電阻分壓器視為理想狀態(tài)且存在于電路外進行測試。已觀察到，除非在高電壓環(huán)境中測試電壓傳感器，否則沒有噪聲問題。使用一個子模塊作為半橋來測試電壓傳感器，并使用175 mH的電感作為負載。選擇10 kHz的開關頻率和300 Hz的基頻用于此目的。

　　結果

　　本節(jié)將重點介紹上述所有改進和進展。表2描述了R1a、R1b、R2和Cfoll的數值，也在圖1中展示。通過增加SNR比來提高抗噪聲能力，這通過減少輸入電壓實現。這會導致功率損耗增加，但允許對分壓器進行準確測量。

表2：R1A、R1B、R2和CFERL的數值

Cfoll的值也增加以減少帶寬。這提高了抗噪聲能力，但由于電容增加意味著RC時間增加，因此引入了延遲。布局和屏蔽也得到了改進，以提高信號完整性并減少傳輸線中的噪聲耦合。

圖3：電壓傳感器

　　結論

　　本文分析了一些旨在提高噪聲傳感器性能的技術。電壓傳感器的主要誤差源是電阻分壓器。其原因是，在IPC-2221的存在下，需要在具有緊湊設計的情況下具有較大的絕緣距離，同時具有10kV電壓的SiC器件的高dv/dt。為了提高電壓傳感器抗噪聲能力，考慮了各種要點，如：增加SNR以減少帶寬、更改高壓電阻串的布局以及最終的屏蔽。使用了可重復生產且可靠的設計來測試抗噪聲傳感器。所有數據均來自可靠來源。

浮思特科技專注功率器件領域，為客戶提供IGBT、IPM模塊等功率器件以及MCU和觸控芯片，是一家擁有核心技術的電子元器件供應商和解決方案商。