光刻成本的上升、特征尺寸的縮小以及需要替代銅的材料，這些因素共同推動了對區域選擇性沉積(ASD)技術的新興趣。ASD是原子層沉積的延伸，旨在從底層構建電路特征，而如何繞過光刻技術制造芯片。

　　目前看來，光刻仍將是一種關鍵工具。但長期以來，它一直是半導體制造中最昂貴的工藝，并且隨著極紫外光刻(EUV)的出現，成本變得更高。在未來的幾代設備中，即使是EUV工具也需要多次曝光才能達到所需的特征尺寸。邊緣位置誤差正在占據總誤差預算的越來越大比例。將新層對準現有特征可以消除光刻步驟并減少邊緣位置誤差的影響。

　　特征尺寸的縮小也推動了對釕互連的興趣，這可能是自銅引入以來互連堆棧的最大變化。當線寬低于100納米時，由于界面散射，銅的電阻率開始增加，而其他金屬可能表現更好。與銅不同，釕擴散相對緩慢，因此不需要阻擋層。結果是，基于相同設計規則的釕線的實際尺寸比銅線更大。

　　與此同時，使光刻更困難的趨勢也使得原子層沉積(ALD)更具成本效益。更薄的層使得ALD的低沉積速率不再成為問題。

　　想要釕沉積在需要的位置，而不是不需要的位置

　　區域選擇性沉積是一個涵蓋多種不同工藝方案的總稱，包括模板生長和地形選擇性。最近的研究主要集中在從預先存在的設備圖案中獲得選擇性的工藝。例如，韓國漢陽大學的李正民和金宇熙發現，他們的Ru(TMM)(Co)3前驅體在二氧化硅上的成核速率高，但在氮化鈦上的成核速率低。因此，釕結構可以自對準填充氧化物溝槽。

　　然而，這種內在的表面選擇性并不夠。隨著沉積的進行，材料仍會在非生長表面累積。一旦覆蓋了這些表面，選擇性就會喪失。ASD的關鍵挑戰在于找到足夠有選擇性的工藝，并在沉積所需的膜厚時保持足夠的選擇性。

　　更準確地說，選擇性定義為：

　　Gg和Gng分別是目標區域和非目標區域的生長速率。可以通過額外的表面處理來促進目標區域的沉積，抑制非目標區域的沉積，或者兩者兼而有之。

　　最簡單的ASD方法之一依賴自組裝單分子層(SAMs)來對前驅體氣體形成物理屏障。自組裝單分子層使用一端帶有官能團的單體。這個官能團被設計成附著在非目標區域。

　　SAMs非常多功能，可以設計成附著在幾乎任何表面上，但在半導體制造中難以應用。通常需要將晶圓浸入單體溶液中，再等待沉積的分子自行排列。這一過程可能需要幾個小時到整整一天。即便如此，涂層中仍常見針孔和其他缺陷。盡管存在氣相SAMs，但無論是氣相還是溶液型分子，其本質上都相當大，通常在2到3納米。隨著特征尺寸的縮小，將它們嵌入小溝槽并留出沉積薄膜的空間變得更加困難。

　　SAMs的局限性促使人們研究小分子抑制劑。這些抑制劑通常通過化學鈍化非生長表面來工作。然而，正如斯坦福大學化學工程教授Stacey Bent在今年的材料研究學會(MRS)春季會議上的演講中指出的那樣，抑制劑分子的形狀和取向仍然很重要。例如，吡啶對于釕沉積并不是很好的抑制劑，而吡咯和苯胺等其他含氮芳香族化合物則非常有效。根據Bent的密度泛函理論(DFT)計算，吡啶似乎以直立姿態綁定到表面，而另外兩個則是平面結構。抑制劑與前驅體之間的反應和互溶性也起作用。例如，Bent說，甲磺酸是從DMAI(異丙氧基二甲基鋁)在銅上沉積鋁的良好抑制劑，但對于其他金屬或前驅體則不是這樣。

　　抑制劑的阻擋能力還取決于它在表面覆蓋的程度。上述漢陽大學的研究使用(N,N-二乙氨基)三甲基硅烷(DEATMS)作為釕沉積的抑制劑。研究人員發現，DEATMS分子會在彼此上化學吸附，從而屏蔽了底層表面。使用“切入吹掃”步驟來沖洗多余的DEATMS并重新暴露表面，效果更為完全的鈍化。

　　Imec高級研究員Annelies Delabie在一次采訪中表示，最近一次ASD研討會的亮點之一是對潛在前驅體和抑制劑化學品之間相互作用的系統研究數量。Delabie強調，前驅體、抑制劑和工藝條件都必須協同工作才能達到預期效果。前驅體與抑制劑分子的反應程度甚至是去除抑制劑的能力決定了選擇性、生長速率以及抑制劑需要補充的頻率。

　　例如，阿貢國家實驗室的主要材料科學家Angel Yanguas-Gil在MRS演講中指出，過量前驅體氣體的去除率通常低于吹掃氣體的流速。前驅體與表面的相互作用對氣流形成阻力。在ALD步驟之間不完全的吹掃會導致交叉污染和缺陷。他指出，除了在半導體制造中的應用外，ASD是研究表面反應性的優秀模型系統。在這里學到的經驗也可以適用于傳感器和催化劑等領域。

　　選擇性蝕刻以獲得更好的選擇性和更多的工藝參數許多工藝方案還依賴選擇性蝕刻來清除非生長區域的材料，無論是代替抑制劑的使用還是作為補充。在一篇綜合評論中，格勒諾布爾阿爾卑斯大學的副教授Marceline Bonvalot及其同事詳細說明了這種方案中蝕刻步驟必須滿足的一些要求。首要任務當然是對生長區域和底層基材材料的高選擇性，同時鈍化非生長表面。蝕刻不應通過引入污染物或降低密度和粗糙度來損害生長區域中的目標薄膜。工藝工程師還需要記住，將蝕刻化學品引入沉積室會由于蝕刻化學品與沉積室壁的反應而帶來交叉污染的風險。

　　速度慢，但仍然有用通過抑制劑沉積和選擇性蝕刻步驟實現的復雜超級循環自然會導致產量損失。如果ALD速度慢，那么ASD則更慢。通常，選擇性沉積所需的時間是ALD的兩到三倍，才能達到相同的最終厚度。不過，如果這可以減少光刻步驟的數量，那也是值得的。

浮思特科技專注功率器件領域，為客戶提供IGBT、IPM模塊等功率器件以及MCU和觸控芯片，是一家擁有核心技術的電子元器件供應商和解決方案商。