電壓高于 650 V 的功率 GaN 器件的廣泛采用需要在橫向高電子遷移率晶體管 (HEMT) 和縱向 DMOS 器件的襯底和集成工藝方面進行創新。在本文中，我們重點介紹Imec 和 Aixtron 的團隊在工程 Qromis 襯底技術 (QST) 上開發 1,200 V p-GaN HEMT 。

　　QST 上的氮化鎵

　　硅襯底通常用作額定電壓為 650 V 或更低的市售功率 HEMT 器件中 GaN 外延層的基礎。擴展電壓需要更厚的外延層，考慮到 GaN 和硅之間的高熱膨脹系數不匹配，這變得具有挑戰性。QST 是 Qromis 開發的專有基材技術，Qromis 和Shin-Etsu Chemical均提供商用 QST 基材。高導熱率 (170–230 W/mK) 聚氮化鋁 (AlN) 陶瓷芯材料被多個封裝層覆蓋，其頂部是二氧化硅 (SiO 2)鍵合層和單晶 Si(111) 層，用作成核層，允許生長更厚的外延層，以支持更高的電壓。Si(111) GaN 生長就緒表面可以更改為單晶 GaN、SiC 或其他 GaN 生長就緒表面。

　　CMOS 晶圓廠友好型半標準厚度 200 毫米 QST 基板(可擴展至 300 毫米)在制造工藝和成本方面與絕緣體上硅基板相似，可實現期待已久的商業高性能的制造GaN 功率器件的電壓范圍為 100V 至 1,800V，甚至超過擊穿電壓，具有高導熱性和高機械強度。此外，QST 基板的聚 AlN 核心比硅和藍寶石基板具有更好的導熱性。QST的另一個重要特點是，基板是在傳統CMOS晶圓廠中使用節能主流半導體工藝工具組裝和制造的。

　　目前，Vanguard International Semiconductor 正在使用 200 毫米QST 襯底為其代工客戶制造 650 V p-GaN(e 模式)HEMT 器件產品。

　　在 QST 上設計和制造 1,200V p-GaN HEMT

　　進行 TCAD 模擬是為了模擬器件的性能并優化器件層。使用 200 毫米 QST 基板，并使用 Aixtron G5+ C 行星反應器在其上進行外延層的 MOCVD 生長。它由 200 nm AlN 成核層、6 μm 厚的 AlN/AlGaN 超晶格緩沖層、1,000 nm C 摻雜 GaN 緩沖層以及 200 nm GaN 溝道組成。AlGaN 勢壘層和鎂摻雜 p-GaN 完成了 HEMT 器件的生長。使用的緩沖層總厚度為 7.5 μm。對緩沖層的測量顯示，在 100 ° C 和 1,445 V ±32 V 條件下，200 毫米晶圓上的泄漏水平為 10 μA/mm 2 ，在 1,800 V 時擊穿。 CMOS 兼容處理包括 SiO 2金屬間介電 (IMD) 和鋁金屬化。IMD 厚度經過優化，可減少金屬 1 和金屬 2 之間金屬場板邊緣的電場。化學機械拋光用于平坦化，深通孔將 QST 襯底中的 Si(111) 層連接到接地源電極。柵漏間距 (L gd ) 經過優化，可產生V bd > 1,400 V的擊穿電壓，同時保持良好的導通電阻 (R DS(on) )。器件的有效面積為0.88mm 2。

　　設備結果

　　e-mode 器件的閾值電壓為 3.2V。在 1,800V 時觀察到硬擊穿，表明這是由通過緩沖層的垂直泄漏引起的。在室溫下測得比R DS(on)為5.8 mΩ-cm 2且開/關比為10 8 。跨晶圓均勻性良好， 150 ° C時 R DS(on)的標準偏差僅為 2.8%。脈沖模式下的動態 R DS(on)測量顯示，25 ° C時色散為 15%，25 °C 時色散為 42% 100 ° C時，靜態漏極應力為 1,200V。表面和緩沖層引起的捕獲被認為是動態 R DS(on)增加的原因在較高的溫度下。

　　進行了晶圓上初始可靠性測試。25 ° C下 1,200V 反向偏壓持續 10 ks 顯示漏極導通電流有所下降，但使用較長場板時性能有所改善。在 150 ° C 和 7V 柵極電壓下進行的高溫柵極偏置 (HTGB) 應力測試顯示器件行為幾乎沒有變化。

　　總體而言，所制造的器件表現出低斷態泄漏、良好的動態 R性能以及約 1,800 V 的高擊穿電壓。器件還通過了 1,200 V 的晶圓上反向偏壓和 HTGB 應力測試。目前的工作為由 200mm QST 襯底實現的 1,200V GaN HEMT 器件的高產且可靠的工藝流程提供了基線。浮思特科技專注在新能源汽車、電力新能源、家用電器、觸控顯示等領域，為客戶提供IGBT、IPM模塊、單片機、電流傳感器芯片等功率器件，是一家擁有核心技術的電子元器件供應商和解決方案商。